Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー

提供:hkatou_Lab
2021年3月21日 (日) 10:28時点におけるHkatou (トーク | 投稿記録)による版 (→‎ASIC 相互接続)
ナビゲーションに移動 検索に移動

イントロダクション

エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。

Cisco Catalyst 9500 シリーズ スイッチは、Cisco 新世代エンタープライズ クラスのバックボーンソリューションの基盤です。これらのスイッチは、市場で最初のエンタープライズ キャンパスをターゲット・目的とした、固定 1RU コア・ディストリビューションレイヤスイッチです。

これらのスイッチは、エンタープライズ アプリケーションのためにバッファリング能力と、特別なテープルのスケール (MAC , ルート数 , アクセスリスト) を提供します。このプラットフォームは、6.4Tbps までのスイッチング キャパシティと、20 億 pps の転送パフォーマンスを提供します。このプラットフォームは多様なキャンパス ニーズが求める、粒度の細かいポート密度でノン-ブロッキングの 100Gbps QSFP28 と、40Gbps の QSFP+ に加え、25Gbps SFP28 と 1/10 Gbps の SFP/SFP+ スイッチを提供します。

このホワイトペーパーでは、システムデザイン、電源、冷却、ストレージ オプションを含む、新しい Cisco Catalyst 9500 シリーズのアーキテクチャ概要を提供します。

プラットフォーム概要

Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン 2.0 XL と 3.0 (UADP) アーキテクチャで構成され、これは単に投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェアで高可用性能力があり、プラチナ レートの冗長電源とか変速高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。

画像 1. Cisco Catalyst 9500 シリーズ スイッチ

Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、構造上の基礎を提供します。これらのハイ パフォーマンススイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアで安定性を提供します。

100-GE スイッチ :

  • C9500-32C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ 2xUADP 3.0 ASIC と 32x 100GE QSFP28 ポート
  • C9500-32QC - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 32x 40GE or 16x 100GE QSFP28 ポート

40GE スイッチ :

  • C9500-24Q - Cisco Catalyst 9500 シリーズ 4xUADP 2.0 XL ASIC と 24x 40GE QSFP+ ポート
  • C9500-12Q - Cisco Catalyst 9500 シリーズ 2xUADP 2.0 XL ASIC と 12x 40GE QSFP+ ポート

25GE スイッチ :

  • C9500-48Y4C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 48x 25GE SFP28 と 4x100/40GE QSFP28 ポート
  • C9500-24Y4C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 24x 25GE SFP28 と 4x100/40GE QSFP28 ポート

10GE スイッチ:

  • C9500-40X - Cisco Catalyst 9500 シリーズ 2xUADP 2.0 XL ASIC と 40x10GE SFP+ + 2x40/8x10GE ポート
  • C9500-16X - Cisco Catalyst 9500 シリーズ UADP 2.0 XL ASIC と16x10GE SFP+ + 2x40/8x10GE ポート

ノート : Cisco Catalyst 9500 シリーズの型式ネーミング ルールは、サポートするポートのスピードを含んでいます

C9500 - Catalyst スイッチ ファミリーであることを示す

  • X: Native 10-GE フロントパネル ポート
  • Y: Native 25-GE フロントパネル ポート
  • Q: Native 40-GE フロントパネル ポート
  • C: Native 100-GE フロントパネル ポート

スイッチの概要

このセクションでは、Catalyst 9500 シリーズスイッチの高レベルな見どころを説明します。Catalyst 9500 スイッチは、以下をサポートします:

  • 8 個の SKU オプション : システムに最適なポートスピード・ポート密度・ネットワーク スケールを選択してください。
  • 2 個までのプラチナ レート PSU : 1.6KW AC/DC か 950W/930W AC/DC 電源は、1:1 の電源冗長
  • 新世代高効率可変速ファン : N+1 か 1+1 ファン/ファントレイ 冗長と、最大 24000 RPM のファンスピード
  • マルチレート オプティクス : すべての QSFP28 ポートが異なるスピードの 100/40/25/10/1G をサポートし、すべての QSFP+ ポートが異なるスピードの 4010/1G をサポート
  • 120G USB3.0 か、960G M2 SATA 外部 SSD ストレージ : 主にサードパーティ アプリケーションのホスティング用

スイッチデザイン

エンタープライズ ネットワークでは 25G と 100Gbps のように高速を目指して移行していますが、レポートによると固定スイッチが密度・コスト・電力に大きなメリットをもたらすため、モジュラー スイッチの出荷は減少しています。このセクションでは、新 Cisoc Catalyst 9500 シリーズ スイッチのハイレベル システム デザインを簡潔にカバーします。画像 2,3,4,5 は異なるボードのレイアウトを表示しています。

画像 2. C9500-32C ボードレイアウト
画像 3. C9500-32QC/48Y4C/24Y4C ボードレイアウト
画像 4. C9500-24Q/12Q ボードレイアウト
画像 5. C9500-40X/16X ボードレイアウト


Catalyst 9500 スイッチは、フロントパネル ポートに RJ45 コンソールポート、USB ミニ タイプ B コンソールポート、RJ45 管理ポート、フラッシュドライブ用の USB タイプ A 2.0/3.0 ホストポートを持っています。すべてのスイッチは、インベントリ管理用にパッシブな組み込み RFID があり、スイッチの識別用にブルービーコン LED とシステムステータス表示用に 3 色 LED を持っています。

Catalyst 9500 のリアパネルには、現地交換が可能なパワー・サプライ・ユニット (PSU) スロットと、現地交換が可能な冗長可変速ファン、もしくは 2 のファントレイ ユニット、そして M2 SATA ドライブかストレージ用の USB 3.0 ドライブがあります。

スイッチ電源

Cisco Catalyst 9500 ハイパフォーマンススイッチは、1.6KW か 650W の全体システム キャパシティのために、2 つの 1.6KW/650W AC か、1.6KW/930W DC の小型フォームファクターのパワー・サプライ・ユニット (PSUs) を持ちます (画像 6.) 。Catalyst 9500 UADP 2.0 XL を持つ型式の機種では、950W の全体システム キャパシティのために、2 つの 950W AC/DC PSUs を持ちます。それぞれの PSU は 100% の負荷で 90% を超える変換効率を持つ、プラチナ レートの電源です。システムは非冗長モードの 1 PSU があり、それは最大構成でスイッチを駆動するのに十分でです。もしくは冗長負荷分散モードの 2 PSU があり、それぞれの PSU から 50% の電力を減少させます。電源は AC と DC の療法をサポートし、AC と DC の組み合わせと、活線挿抜 (OIR) 機能をサポートします。

画像 6. Catalyst 9500 スイッチの電源番号

電源

Catalyst 9500 スイッチの電源ごとの最大出力電流は :

  • 1.6KW AC PSU で 220V 入力のとき 1.6KW と 110V 入力のとき 1000W
  • 950W AC PSU で 110-220V 入力のとき 950W
  • 930W AC PSU で 110-220V 入力のとき 930W

それぞれの PSU は、100% 負荷で約 20 ミリ秒の瞬断でも電力を維持する能力を持っています。それぞれの PSU は、前面から背面方向の可変速冷却ファンが付属しており、シンプルでセキュアな OIR のために、プッシュ リリースロックを持っています。画像 7. にスイッチの PSU 機能を示します。

画像 7. Cisco Catalyst 9500 AC PSUs


それぞれの PSU は電源の状態を確認するために、2 色 (緑・橙) の LED をサポートします。点灯パターンをテーブル 1. に示します。

LED 状態 備考
off 電源入力なし
点滅 12V メインがオフ、12V スタンバイ電源がオン
点灯 12V メインがオン
点滅 12V メインで警告が検出
点灯 クリティカル エラーが検出

スイッチの冷却

Cisco Catalyst 9500 ハイパフォーマンス SKU は、スイッチのリアに前面から背面エアフローの、ホットスワップと現地交換可能な可変速ファントレイ (ファンモジュールが 2 重になった、2 つのファントレイ) をサポートします。Cisco Catalyst 9500 UADP 2.0 XL ベースの SKU は、スイッチのリアにホットスワップと現地交換可能な可変速モジュラーファン ( 5 つの個別ファンモジュール) をサポートします。これらのファンとファントレイ ユニットは、活線挿抜と最大ファン回転数 24000rpm をサポートします。ファン ユニットは、スイッチ全体とインターフェースの冷却と、温度のしきい値を超えたときにアラームをトリガするための環境モニタに対する責任を持ちます。スイッチは複数箇所の周辺温度を監視するためのオンボード温度センサーを装備し、ファン速度を調整するための温度イベントをシステムに報告します。スイッチは 1 つの個別ファン or 1 つのファントレイのハードウェア障害まで耐えることができ、残りのファンの回転数を自動的に上げて、十分な冷却を保証します。もしスイッチが必要とする最小個数のファンを下回ったとき、スイッチはオーバーヒートからシステムを守るため、スイッチは自動的にシャットダウンされます。

画像 8. Cisco Catalyst 9500 ファンとファントレイ


ファンモジュールの挿入と抜去は、ファンアセンブリのイジェクトレバーで簡単に行なえます。ファン イジェクトレバーを押し、ファンのハンドルを持ってモジュールを挿入、または抜去します。テーブル 2. にファンとファントレイの状態を示す LED を記載します。

LED 状態 備考
ファン オフ 電源入力なし
ファン 点滅 12V メインがオフ、12V スタンバイ電源がオン
ファン 点灯 クリティカル エラーが検出

スイッチのエアフロー

Cisco Catalyst 9500 ファンとファントレイは、前面から背面のエアフローをサポートします。エアフローの排出を画像 9. に示します。

9500 スイッチは、すべての C9500 SKU でポート面の吸気をサポートし、前面 (コールドアイル) のポート面から冷やす空気を取り入れ、背面 (ホットアイル) のファンと電源モジュールから暖かくなった空気を排気します。QSFP/SFP のケージは、ケージを通る中央部のエアフローで熱的に強化されています。

ベースボード コンポーネント

Catalyst 9500 は、特定の機能をサポートを最適化し、システムリソースを設定・提供する、ラインレートのスイッチです。リソースはネットワークでスイッチの使用用途に応じて変更できます。スイッチのアーキテクチャは 4 つのメインコンポーネントから成り立っています。

UADP ASIC 複合体

X86 CPU 複合体

ASIC 相互接続

フロントパネル インターフェース

画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。

画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム


UADP ASIC complex

Catalyst 9500 Series Switches are built on two variants of the UADP ASIC: UADP 2.0 XL and UADP 3.0. Both are based on a System-On-Chip (SOC) architecture. The architecture of both ASICs is similar, but the versions differ in switching capacity, port density, port speeds, buffering capability, and forwarding scalability.

UADP 2.0 XL is a third-generation, 240G, dual core ASIC optimized for next-generation Catalyst fixed or modular switches. The architecture and functionality of UADP 2.0 XL is largely unchanged from previous generation of the UADP ASIC. The UADP 2.0 XL ASIC is built using 28-nanometer technology with dual core architecture. Figure 11 shows the components of the UADP 2.0 XL ASIC.

UADP ASIC 複合体

Catalyst 9500 シリーズスイッチは、2 種類の UADP ASIC で構築されています : UADP 2.0 XL と UADP 3.0 です。両方ともシステム・オン・チップ (SoC) アーキテクチャがベースになっています。両方の ASIC でそのアーキテクチャは似通っていますが、そのバージョンの違いはスイッチングキャパシティ、ポート速度、バッファリング能力、そして転送のスケーラビリティです。

UADP 2.0 XL は第 3 世代で、次世代 Catalyst の固定 or モジュラースイッチに最適化された、240G デュアルコア ASIC です。UADP 2.0 XL のアーキテクチャと機能は、全世代の UADP ASIC から大きくは変わっていません。その UADP 2.0 XL ASIC はデュアルコア アーキテクチャの 28 ナノメーターの技術で構築されています。画像 11. に UADP XL ASIC のコンポーネントを示します。

画像 11. UADP 2.0 XL ブロック ダイアグラム


UADP 2.0 XL のキーとなる能力 :

  • パケット・スイッチング帯域幅 : 240G (コアあたり 120G)
  • 転送パフォーマンス : 375Mpps
  • スタック帯域幅 720G (2x360G / リング)
  • FIB テーブル : 128K/64K IPv4 / IPv6 ホストルートと、64K/32K IPv4 / IPv6 最長プレフィクス該当エントリ
  • 共有パケットバッファ : 32MB (コアあたり 16MB)
  • 専用 NetFlow ブロック : 128K(IPv4) / 64K(IPv6) (コアあたり 64K/32K)
  • TCAM ACL : 54K 全体キャパシティ


The UADP 3.0 ASIC is based on the next-generation UADP 2.0 architecture, using a 16-nanometer technology that offers significantly larger tables and bandwidth compared to all other UADP ASICs. Figure 12 shows the components of the UADP 3.0 ASIC.


UADP 3.0 ASIC は、UADP 2.0 アーキテクチャをベースにした次世代のもので、16 ナノメーターにより、他のすべておn UADP ASICs と比べて、さらに大きなテーブルと帯域幅を提供します。画像 12. に UADP 3.0 ASIC のコンポーネントを示します。

画像 12. UADP 3.0 ASIC ブロック ダイアグラム


UADP 3.0 のキーとなる能力 :

  • パケット・スイッチング帯域幅 : 1600G (コアあたり 800G)
  • 転送パフォーマンス : 1Bpps (コアあたり 500Mpps)
  • ASIC 相互接続 : 合計 800G 帯域幅を持つ、2 つのポイント・ツー・ポイント リンク
  • FIB テーブル : IPv6 の構築に最適化された、416K の 2 倍幅テーブル
  • ユニファイド パケットバッファ : 両方のコアで共有の 36MB
  • 専用 NetFlow ブロック : 128K(IPv4) まで、IPv6 2 倍幅共有テーブル
  • TCAM ACL : 54K 全体キャパシティ


ノート : UADP 3.0 はパケット サイズ 187 バイト以上でラインレートの転送パフォーマンスを獲得しています。テーブル 3. に UADP 2.0 XL と UADP 3.0 ASICs のハイレベル差分を示します。

テーブル 3. Catalyst 9500 ASIC 比較
能力 (ASIC ごと) Cisco Catalyst 9500

(UADP 2.0 XL)

Cisco Catalyst 9500

ハイパフォーマンス

(UADP 3.0)

スイッチング・転送キャパシティ 480G / 360Mpps 3.2Tbps / 1Bpps
スタック帯域幅 2x 360Gbps 2x 400Gbps
バッファ能力 2x 16MB 36MB 共有バッファ
スイッチ・データベース・マネージメント

(SDM) テンプレート

固定テンプレート 可変テンプレート
NetFlow 能力 専用 NetFlow テーブル 共有 NetFlow テーブル
v4 FIB スケール トータル 224K (*) トータル 416K (*)
v4 と v6 スケール v6 は半分 v4 と v6 で同じスケール

* ASIC キャパシティの最大

X86 CPU 複合体

Catalyst 9500 シリーズ スイッチは、同じ CPU・システムメモリー・フラッシュストレージが装備されています。画像 13 に X86 CPU 複合体の概要を示します。

  • 新型 2.4Ghz x86 クアッド コア CPU (2.4Ghz 駆動 インテル Xeon-D CPU)
  • シングル 16GB DDR4 2400MT/s メモリ
  • ファイルシステム (前面サービス) 用外部ストレージとブルートゥースドングル用 USB タイプ A のサポート
  • RJ-45 シリアルコンソールに加えて、USB mini シリアルコンソールのサポート
  • 16 GB 内部エンハンスド USB (eUSB) フラッシュ
  • アプリケーション ホスティングや多用途目的のストレージとして、USB 3.0 (400MB/秒 読み込み、140MB/秒 書き込み) or M.2 (300MB/秒 読み込み、290 MB/秒 書き込み) フォームファクター SSD モジュール (背面サービス)
  • 手動パワーサイクルによる、スイッチのシステムリセット
画像 13. X86 CPU 複合体


ASIC 相互接続

Catalyst 9500 スイッチは、スタックポートが無い、固定コアと集約スイッチです。スタックポートが無いことから、ASIC 相互接続リンクは ASIC 間のコミュニケーションに使用されます。コミュニケーションは ASIC のコアもしくはコア間でローカルにスイッチングされ、ASIC 内のローカルポートに向かうパケットは ASIC 相互接続リンクを使用しません。ASIC 相互接続の目的は、複数の UADP ASICs 間のデータ移動にあります。

UADP 3.0 は 2 つの相互接続リンクを持ち、全体のパケット帯域幅は 800Gbps になります。

1 つの ASIC 相互接続は 16 SERDES (シリアライザ / デシリアライザ) の組み合わせになっており、25G NRZ フォーマットにより 400G 帯域幅で動作します。なぜならば UADP 3.0 は 2 つの ASIC 相互接続リンクを持ち、その全体帯域幅は 800Gbps であるからです。

主な UADP 3.0 ASIC 相互接続機能は以下です :

  • パケットサイズ限界なし
  • パケットタイプにとらわれない
  • パケットデータは SERDES チャネルに散在
  • ヘッダー圧縮能力
  • フラグメンテーション / 順番変更 (リオーダー) なし
  • ASIC 相互接続リンクでバッファリングなし

画像 14. に ASIC 相互接続のブロック ダイアグラムを示します。

画像 14. C9500 ハイパフォーマンス スイッチ ASIC 相互接続 ブロック ダイアグラム


UADP 2.0 XL has effective bandwidth of 720G, with each core ASIC interconnect burst up to 360G. 360G is composed of dual-independent six-60-Gbps rings (see Figure 15).


UADP 2.0 XL は実効 720G 帯域幅を持ち、それぞれの ASIC コア間は 360G です。360G は 6 つの独立 60Gbps リングからできています。(画像 15. を見てください)

画像 15. C9500 スイッチ ASIC 相互接続 ブロック ダイアグラム



Front-panel interfaces

The Ethernet Physical Layer (PHY) connects a link-layer device (often a MAC) to a physical medium such as a transceiver. The PHY on Catalyst 9500 switches is a fully integrated Ethernet transceiver supporting steering and mapping of lanes back to the ASIC to support multiple speeds (10, 25, 40, and 100GE) depending on the optics inserted into the front-panel ports. Figure 16 provides a high-level overview of the C9500-32C switch components.

フロントパネル インターフェース

画像 16. C9500-32C ハイレベル ブロック ダイアグラム